[Materiale] [Riferimenti] [Schema] [Auto-verifica] [Esercizi] [Problemi] [Link]
Materiale disponibile
Sono disponibili le slide della lezione in formato PDF.
 | Versione a 6 lucidi per pagina (circa 54 Kb) |
| Versione a 2 lucidi per pagina (circa 88 Kb) |
Riferimenti bibliografici
|
[Stallings]: Appendice A, (paragrafo 3, "Flip-flop" e "Registri" (solo parallelo)) |
Schema della lezione
|
Circuiti sequenziali | ||||||||
|
Flip-flop S-R
| ||||||||
|
Flip-flop S-R temporizzato | ||||||||
|
Flip-flop D |
Auto-verifica della comprensione degli argomenti della lezione
Domanda: "Cosa si intende per auto-verifica?"
|
Quale è la differenza tra circuiti combinatori e circuiti sequenziali? |
|
Cosa significa che un flip-flop è bistabile? |
|
Nel flip-flop S-R quale è la linea di output che indica lo stato del flip-flop? |
|
Come si dimostra che lo stato 0 nel flip-flop è stabile? |
|
Come si dimostra che lo stato 1 nel flip-flop è stabile? |
|
Perché nel diagramma temporale del flip-flop S-R (figura A.25) in alcuni casi e su alcune linee di output il ritardo è Delta t ed in alcuni casi è 2 Delta t ? |
|
Perché nel flip-flop D non c'è bisogno di dichiarare alcuni input "non permessi" (come invece è necessario per il flip-flop S-R)? |
Esercizi
|
Vedi lezione successiva |
Problemi
|
Vedi lezione successiva |
Alcuni link utili:
| Alla pagina http://www.play-hookey.com/digital/rs_nand_latch.html trovate una implementazione del latch R-S con porte NAND. Sono disponibili anche implementazioni (più dettagliate di quelle viste a lezione) del flip-flop D. |
