Corso di Architettura dell'Anno Accademico 2001-2002

14. Logica Digitale (5): circuiti sequenziali

Precedente Su Successiva

[Materiale] [Riferimenti] [Schema] [Auto-verifica] [Esercizi] [Problemi] [Link]

Materiale disponibile

Sono disponibili le slide della lezione in formato PDF

bulletVersione a 6 lucidi per pagina (circa 41 Kb)
bulletVersione a 2 lucidi per pagina (circa 76 Kb)

Riferimenti bibliografici

bullet

[Stallings]: Appendice A, (paragrafo 3, "Flip-flop" e "Registri" (solo parallelo))

Schema della lezione

bullet

Flip-flop J-K

bullet

Registri paralleli

Auto-verifica della comprensione degli argomenti della lezione

Domanda: "Cosa si intende per auto-verifica?"
bullet

Quale è la caratteristica del flip-flop J-K rispetto al flip-flop S-R?

bullet

Quale è la caratteristica del flip-flop J-K rispetto al flip-flop D?

bullet

A cosa serve il registro parallelo?

Esercizi

bullet

Dimostrare la stabilità del flip-flop J-K

bullet

Come funziona la linea di azzeramento del registro parallelo?

Problemi

bullet

Verificare che per il flip-flop J-K quando sia J che K sono uguali a 1, lo stato del flip-flop viene complementato

bullet

Perché nel registro parallelo illustrato è particolarmente comodo usare flip-flop S-R invece che flip-flop D?

Alcuni link utili:

bulletAlla pagina http://www.play-hookey.com/digital/rs_nand_latch.html trovate una  implementazione del latch R-S con porte NAND. Sono disponibili anche implementazioni (più dettagliate di quelle viste a lezione) dei flip-flop J-K e D.
 

Modificato il: 10/03/03 (09.41)
 
Vittorio Scarano
Dipartimento di Informatica ed Applicazioni "R.M. Capocelli"
Università di Salerno
vitsca@unisa.it