[HomePage di Architettura] |
|
[Slide] |
[Riferimenti] |
[Schema] |
[Auto-verifica] |
[Esercizi] |
[Problemi] |
[Link] |
Slides:
(bianco e nero) (colore)
Riferimenti bibliografici
 |
[Stallings]: Appendice A, (paragrafo 3, "Flip-flop S-R temporizzato", "Flip-flop D" e "Registri paralleli") |
Schema della lezione
|
Flip-flop S-R temporizzato |
|
Flip-flop D |
|
Registro parallelo |
Auto-verifica della comprensione degli argomenti della lezione
"Cosa si
intende per auto-verifica?"
|
Perché nel flip-flop D non c'è bisogno di dichiarare alcuni input "non permessi" (come invece è necessario per il flip-flop S-R)? |
|
Perché nel diagramma temporale del flip-flop S-R (figura A.25) in alcuni casi e su alcune linee di output il ritardo è Delta t ed in alcuni casi è 2 Delta t ? |
|
Come funziona la linea di azzeramento del registro parallelo? |
Esercizi
|
Perché è assolutamente necessaria la linea di azzeramento nel registro parallelo (usando i flip-flop S-R) ? |
Problemi
|
Come si può realizzare un registro parallelo con i flip-flop D? |
|
Consideriamo la modifica al Flip-flop di tipo D che consiste nell'usare il clock in AND con il segnale D e poi con l'uso della porta NOT (scambiando quindi di posto le porte AND del clock e il NOT). Funziona? E perché? |
Alcuni link utili:
| Alla pagina http://www.play-hookey.com/digital/rs_nand_latch.html trovate una implementazione del latch R-S con porte NAND. |
