[HomePage di Architettura] |
|
[Slide] |
[Riferimenti] |
[Schema] |
[Auto-verifica] |
[Esercizi] |
[Problemi] |
[Link] |
Slides:
(bianco e nero) (colore)
Riferimenti bibliografici
 |
[Stallings]: Appendice A, (paragrafo 3, "Flip-flop" solo il "Latch S-R") |
Schema della lezione
|
I circuiti sequenziali | ||||||
|
Flip-flop S-R
|
Auto-verifica della comprensione degli argomenti della lezione
"Cosa si
intende per auto-verifica?"
|
Quale è la differenza tra circuiti combinatori e circuiti sequenziali? |
|
Cosa significa che un flip-flop è bistabile? |
|
Nel flip-flop S-R quale è la linea di output che indica lo stato del flip-flop? |
|
Come si dimostra che lo stato 0 nel flip-flop è stabile? |
|
Come si dimostra che lo stato 1 nel flip-flop è stabile? |
|
Perché nel diagramma temporale del flip-flop S-R (figura A.25) in alcuni casi e su alcune linee di output il ritardo è Delta t ed in alcuni casi è 2 Delta t ? |
Esercizi
(Su circuiti combinatoriali):
|
Costruire un circuito che realizzi la operazione XOR a partire dalle operazioni booleane AND, OR, e NOT. |
Problemi
(Su circuiti combinatoriali):
|
(Stallings, pag. A.35, n. A.12) Un circuito combinatoriale viene usato per controllare un display a 7 segmenti di cifre decimali (vedi figura sul libro). Il circuito ha 4 input, che forniscono il codice a 4 bit utilizzato nella rappresentazione decimale impaccata (Binary Coded Decimal). I sette output definiscono quali segmenti saranno attivati per visualizzare la cifra decimale specificata. Si osservi che alcune combinazioni di input e output non sono necessarie. Si calcoli la tabella di verità e si fornisca una espressione in forma SDP ed in forma PDS. |
|
(Stallings, pag. A.34, n. A.8) Progettare un decodificatore a 5 bit facendo uso di 4 decodificatori a 3 bit (con input di abilitazione) e di un decodificatore a 2 bit. |
Alcuni link utili:
| Alla pagina http://www.play-hookey.com/digital/rs_nand_latch.html trovate una implementazione del latch R-S con porte NAND. |
